Эмулятор RISC-V
Инструкции RV32I/RV32M, модели памяти и кэша LRU и Bit-PLRU. Измерение cache miss rate.
C/C++ разработчик
Системное программирование, сети и производительность. Разрабатываю HTTP API на epoll и физический движок с SIMD-оптимизациями. Работаю с управлением памятью, архитектурой RISC-V и параллельными вычислениями.
01 / ПРАКТИКА
HTTP API на POSIX sockets и epoll. Обработка запросов и RAII-управление сокетами и файловыми дескрипторами.
Исходный код на GitHubДвижок симуляции физики с SIMD-оптимизациями. Структура данных SoA и собственный аллокатор с выравниванием памяти.
Исходный код на GitHub02 / ИНСТРУМЕНТАРИЙ
B1 / чтение технической документации
03 / ИССЛЕДУЮ НА ПРАКТИКЕ
Инструкции RV32I/RV32M, модели памяти и кэша LRU и Bit-PLRU. Измерение cache miss rate.
Параллельные алгоритмы и эксперименты по измерению ускорения и эффективности на многоядерных системах.
Собственные реализации типов с плавающей точкой: half precision (16 бит) и single precision (32 бита).
Стек на 5 чисел с синхронизацией на логических элементах.
Собственная реализация умного указателя с разделяемым владением объектом.
04 / БАЗА И РАЗВИТИЕ
Бакалавриат
Прикладная математика и информатика
Школа анализа данных (ШАД)
Huawei
CS Space
CS Space